数字系统设计－－Verilog实现

样章

作者：

夏宇闻

定价：

27.80元

ISBN：

978-7-04-017198-3

版面字数：

540.000千字

开本：

16开

全书页数：

374页

装帧形式：

平装

重点项目：

暂无

出版时间：

2006-01-15

读者对象：

高等教育

一级分类：

计算机/教育技术类

二级分类：

计算机科学与技术专业课程

册数：

　　本书是在《从算法设计到硬线逻辑的实现——复杂数字逻辑系统的VerilogHDL设计技术和方法》（夏宇闻编著）的基础上修订而成的。本书讲述利用Verilog硬件描述语言进行建模、仿真和综合设计复杂数字系统的方法。全书在介绍现代数字系统设计方法思想的基础上，深入地讲解了常用的VerilogHDL（IEEE1364—2001标准）语法，通过一系列由浅入深的设计示例，剖析了数字系统设计方法的核心，然后逐步过渡到工程设计范例的讲解。本书同时配有实验练习和语法手册，可供读者上机练习和查阅，以提高利用VerilogHDL设计复杂数字系统的能力。
　　本书可以作为高等学校电子信息、自动控制和计算机工程类的本科高年级和研究生的教学和实验用书，亦可供工程技术人员自学与参考。

暂无