图书信息
图书目录
超大规模集成电路——系统和电路的设计原理
本书系统地介绍了超大规模集成电路专用芯片的设计原理。主要内容包括:第一章至第四章为VLSI基础,涉及器件原理、工艺过程、电路抽象、版图设计等内容;第五章至第七章涉及微系统设计,包括IP与SOC、测试与可测试性设计、微处理器设计等内容。
本书主要是为计算机专业高年级本科生或研究生编写的,也可作为其他电子类专业本科生或研究生的教材,还可供电子行业的设计师、工程技术人员参考。
作者：
高德远
定价：
31.10 元
出版时间：
2003-06-15
ISBN：
978-7-04-011872-8
物料号：
11872-00
读者对象：
高等教育
一级分类：
电气/电子信息/自动化类
二级分类：
电子信息/通信专业课
三级分类：
其他
重点项目：
暂无
版面字数：
470千字
开本：
16开
装帧形式：
平装
页数：
400
最新印次时间：
2003年01月
- 目录
- 第一章 MOS晶体管原理
- 1.1 MOS晶体管概述
- 1.1.1 金属氧化半导体(MOS)的结构
- 1.1.2 外部偏置下的MOS系统
- 1.1.3 MOS晶体管(MOSFET)的结构和工作原理
- 1.1.1 金属氧化半导体(MOS)的结构
- 1.2 MOS晶体管计算模型
- 1.2.1 MOSFET电流-电压特性
- 1.2.2 MOS晶体管电容
- 1.2.1 MOSFET电流-电压特性
- 1.3 MOS反相器的直流特性分析
- 1.3.1 简介
- 1.3.2 电阻负载反相器
- 1.3.3 n型MOS晶体管负载反相器
- 1.3.4 CMOS反相器
- 1.3.1 简介
- 1.1 MOS晶体管概述
- 第二章 加工工艺概述
- 2.1 CMOS加工工艺
- 2.1.1 硅片
- 2.1.2 光刻工艺和阱区确定
- 2.1.3 扩散法和离子注入法
- 2.1.4 化学气相沉积和作用区的确定
- 2.1.5 场区注入和场区氧化
- 2.1.6 场区氧化层的生长
- 2.1.7 栅氧化和阈值电压调整
- 2.1.8 多晶硅栅的形成
- 2.1.9 注入结、淀积SiO2与打开接触孔
- 2.1.10 退火、淀积金属模型以及淀积覆盖玻璃
- 2.1.11 可以替换的工艺步骤
- 2.1.1 硅片
- 2.2 双极工艺
- 2.3 CMOS版图与设计规则
- 2.4 高级CMOS工艺
- 2.1 CMOS加工工艺
- 第三章 电路抽象及性能估计
- 3.1 MOS反相器的动态特性和互连效应
- 3.1.1 简介
- 3.1.2 MOS器件的电阻估计
- 3.1.3 MOS器件的电容估计
- 3.1.4 延迟时间定义
- 3.1.5 延迟时间的计算
- 3.1.6 有延时约束的反相器设计
- 3.1.7 互连寄生效应的估算
- 3.1.8 互连线延时的计算
- 3.1.9 CMOS反相器的动态功耗
- 3.1.1 简介
- 3.2 CMOS组合电路的设计及其性能
- 3.2.1 介绍
- 3.2.2 静态CMOS的设计
- 3.2.3 动态CMOS的设计
- 3.2.1 介绍
- 3.3 功耗问题
- 3.3.1 电源和功耗
- 3.3.2 逻辑门的翻转频率
- 3.3.3 静态CMOS电路中的毛刺
- 3.3.4 静态CMOS电路中的短路电流
- 3.3.5 低功耗CMOS设计
- 3.3.1 电源和功耗
- 3.4 如何选择逻辑类型
- 3.5 总结
- 3.1 MOS反相器的动态特性和互连效应
- 第四章 CMOS电路和逻辑设计
- 4.1 引言
- 4.2 CMOS逻辑门设计
- 4.2.1 扇入和扇出
- 4.2.2 典型的CMOS与非门和或非门延时
- 4.2.3 MOS管尺寸的确定
- 4.2.4 小结
- 4.2.1 扇入和扇出
- 4.3 简单逻辑门的基本物理版图设计
- 4.3.1 反相器
- 4.3.2 与非门和或非门
- 4.3.3 综合的逻辑门版图设计
- 4.3.4 CMOS标准单元的设计
- 4.3.5 门阵列版图设计
- 4.3.6 CMOS单元阵列的门阵列版图设计
- 4.3.7 逻辑门版图设计的一般原则
- 4.3.8 版图的性能优化
- 4.3.9 传输门版图的设计考虑
- 4.3.10 2输入多路复用器
- 4.3.1 反相器
- 4.4 CMOS逻辑结构
- 4.4.1 CMOS互补逻辑
- 4.4.2 双CMOS逻辑
- 4.4.3 伪NMOS逻辑
- 4.4.4 动态CMOS逻辑
- 4.4.5 钟控CMOS逻辑(C2 MOS)
- 4.4.6 传输管逻辑
- 4.4.7 CMOS多米诺逻辑
- 4.4.8 改进的多米诺逻辑(拉链CMOS)
- 4.4.9 级联电压开关逻辑(CVSL)
- 4.4.10 SFPL逻辑
- 4.4.11 小结
- 4.4.1 CMOS互补逻辑
- 4.5 时钟方案的抉择
- 4.5.1 钟控系统
- 4.5.2 锁存器和寄存器
- 4.5.3 系统时间
- 4.5.4 建立和保持时间
- 4.5.5 单向存储器结构
- 4.5.6 锁相环时钟技术
- 4.5.7 亚稳态和同步失效
- 4.5.8 单向逻辑结构
- 4.5.9 两相时钟
- 4.5.10 两相存储器结构
- 4.5.11 两相逻辑结构
- 4.5.12 四相时钟
- 4.5.13 四相存储器结构
- 4.5.14 四相逻辑结构
- 4.5.15 推荐的时钟方法
- 4.5.16 时钟分布
- 4.5.1 钟控系统
- 4.6 输入/输出(I/O)结构
- 4.6.1 总体的安排
- 4.6.2 VDD和VSS压焊块
- 4.6.3 输出压焊块
- 4.6.4 输入压焊块
- 4.6.5 三态压焊块和双向压焊块
- 4.6.6 其他压焊块
- 4.6.7 射极耦合逻辑(ECL)和低电压摆幅压焊块
- 4.6.1 总体的安排
- 4.7 低功耗设计
- 4.1 引言
- 第五章 SOC设计方法学
- 5.1 ASIC设计方法介绍及发展趋势
- 5.2 SOC设计过程概述
- 5.2.1 模块的设计
- 5.2.2 VC的交接
- 5.2.3 芯片集成
- 5.2.4 软件开发
- 5.2.1 模块的设计
- 5.3 集成环境和SOC设计
- 5.3.1 应用环境库
- 5.3.2 硬件内核的实现
- 5.3.1 应用环境库
- 5.4 功能结构综合设计
- 5.4.1 功能结构综合设计概述
- 5.4.2 设计方法比较
- 5.4.3 新设计方法的应用
- 5.4.1 功能结构综合设计概述
- 5.5 总线结构的设计
- 5.5.1 系统芯片总线结构概述
- 5.5.2 设计数据通信网络
- 5.5.3 以应用库环境为基础的设计方法
- 5.5.4 总线结构的验证
- 5.5.1 系统芯片总线结构概述
- 5.6 SOC中的软件设计
- 5.6.1 嵌入式软件发展的现状
- 5.6.2 嵌入式软件开发的问题
- 5.6.3 软硬件综合设计
- 5.6.4 改进嵌入式软件的开发方法
- 5.6.5 小结
- 5.6.1 嵌入式软件发展的现状
- 5.1 ASIC设计方法介绍及发展趋势
- 第六章 测试与可测性设计
- 6.1 概述
- 6.2 故障模型和测试矢量生成
- 6.2.1 故障类型
- 6.2.2 故障模型
- 6.2.3 测试矢量生成
- 6.2.1 故障类型
- 6.3 可测试性设计技术
- 6.3.1 Ad Hoc设计技术
- 6.3.2 扫描技术
- 6.3.3 内建自测试技术
- 6.3.4 IDD Q测试
- 6.3.1 Ad Hoc设计技术
- 6.4 系统芯片的测试与可测性设计
- 6.4.1 系统芯片测试的一般模型
- 6.4.2 虚拟插座接口
- 6.4.3 嵌入内核的内部测试
- 6.4.4 嵌入内核的外部访问机制
- 6.4.1 系统芯片测试的一般模型
- 6.5 测试策略和技术
- 6.1 概述
- 第七章 微处理器IP核的设计
- 7.1 微处理器核的基本组成
- 7.1.1 指令系统概述
- 7.1.2 指令和数据的寻址方式
- 7.1.1 指令系统概述
- 7.2 数据通路的设计
- 7.2.1 建立局部数据通路
- 7.2.2 实现简单的数据通路
- 7.2.3 建立多拍数据通路
- 7.2.4 选择总线结构
- 7.2.1 建立局部数据通路
- 7.3 控制通路的设计
- 7.4 流水线的设计
- 7.4.1 流水线的基本概念
- 7.4.2 流水线设计考虑
- 7.4.1 流水线的基本概念
- 7.5 外围功能单元的设计
- 7.5.1 8155IP的组成结构
- 7.5.2 8155IP各关键模块的设计
- 7.5.1 8155IP的组成结构
- 7.1 微处理器核的基本组成
- 参考文献
- 第一章 MOS晶体管原理
相关图书
1