顶部
收藏

计算机组成原理与系统结构实验指导书(第3版)


作者:
章复嘉 冯建文 包健 编著
定价:
60.00元
ISBN:
978-7-04-058777-7
版面字数:
780.000千字
开本:
16开
全书页数:
暂无
装帧形式:
平装
重点项目:
暂无
出版时间:
2022-12-02
读者对象:
高等教育
一级分类:
计算机/教育技术类
二级分类:
计算机类专业核心课程
三级分类:
计算机组织与体系结构

本书是与“计算机组成原理”课程配套的实验指导书,提供三种架构模型计算机系统的设计教程。全书分为上、下两篇,上篇包含第1~4章,介绍Yy-Z02模型机的结构、虚拟仿真实验环境和7个实验项目;下篇包含第5~11章,介绍Verilog HDL语法、Vivado开发平台和自制FPGA实验设备等,提供ARM模型机实验项目和RISC-V架构模型机实验项目。三种架构的模型计算机实验皆可独立实施教学。本书实验项目与理论知识紧密结合,侧重教授计算机底层硬件系统设计方法,奠定软硬件结合构建系统的思想,培养学生融会贯通、灵活运用、解决复杂工程问题的能力。

  • 前辅文
  • 上篇 简单模型机虚拟仿真实验
    • 第1章 Yy-Z02 模型机系统概述
      • 1.1 Yy-Z02 模型机系统结构
        • 1.1.1 概述
        • 1.1.2 Yy-Z02 模型机的构成
      • 1.2 Yy-Z02 模型机仿真软件概述
        • 1.2.1 安装仿真软件
        • 1.2.2 启动仿真软件
        • 1.2.3 仿真软件的功能和使用方法
    • 第2章 Yy-Z02 模型机指令系统
      • 2.1 指令格式框架
      • 2.2 寻址方式
      • 2.3 指令系统设计
      • 2.4 程序设计
    • 第3章 Yy-Z02 模型机组成结构
      • 3.1 运算器单元
        • 3.1.1 运算器及进位和零标志控制电路
        • 3.1.2 移位器及其控制电路
      • 3.2 通用寄存器单元
      • 3.3 存储器单元
      • 3.4 输入输出单元
        • 3.4.1 输入设备
        • 3.4.2 输出设备
        • 3.4.3 手动单元
      • 3.5 中断控制
      • 3.6 控制器
        • 3.6.1 时钟单元
        • 3.6.2 地址单元
        • 3.6.3 指令单元
        • 3.6.4 主控单元
        • 3.6.5 微指令格式
        • 3.6.6 模型机结构和数据通路
    • 第4章 Yy-Z02 模型机实验项目
      • 4.1 手工汇编并运行程序实验
      • 4.2 子程序调用实验
      • 4.3 单重可屏蔽硬中断实验
      • 4.4 微程序流程图编制实验
      • 4.5 微程序控制器认识实验
      • 4.6 微程序控制器设计实验
      • 4.7 动态微程序设计实验
  • 下篇 基于FPGA 的RISC 结构模型机实验
    • 第5章 计算机硬件设计、FPGA 与HDL
      • 5.1 计算机硬件组成、设计与实现
      • 5.2 FPGA
        • 5.2.1 可编程逻辑器件(PLD)
        • 5.2.2 FPGA 的基本结构
      • 5.3 硬件描述语言HDL
        • 5.3.1 VHDL
        • 5.3.2 Verilog HDL
    • 第6章 ARMv7 和RISC-V 架构简介
      • 6.1 ARM 模型机和ARMv7 架构简介
        • 6.1.1 ARMv7 指令集简介
        • 6.1.2 ARMv7 寄存器使用约定
        • 6.1.3 ARMv7 寻址方式
        • 6.1.4 ARMv7 及以下架构的指令类型及指令格式
      • 6.2 RISC-V 架构简介
        • 6.2.1 RISC-V 指令集架构概述
        • 6.2.2 RV32I 通用寄存器堆
        • 6.2.3 RV32I 指令格式
        • 6.2.4 RV32I 指令集
        • 6.2.5 RV32I 寻址方式
    • 第7章 Verilog HDL 基础
      • 7.1 Verilog HDL 概述
        • 7.1.1 数字电路设计方法
        • 7.1.2 Verilog HDL 程序结构
      • 7.2 Verilog HDL 的模块
        • 7.2.1 模块的结构
        • 7.2.2 模块的声明与内容
        • 7.2.3 模块实例与调用
        • 7.2.4 时间单位与时延
      • 7.3 词法约定
        • 7.3.1 标识符
        • 7.3.2 关键字
        • 7.3.3 注释
        • 7.3.4 格式
      • 7.4 数据类型
        • 7.4.1 常量
        • 7.4.2 变量
        • 7.4.3 标量与向量
        • 7.4.4 参数
      • 7.5 表达式与操作符
        • 7.5.1 表达式与操作数
        • 7.5.2 操作符
        • 7.5.3 操作符优先级
      • 7.6 系统任务和函数
      • 7.7 Verilog HDL 建模方式
        • 7.7.1 建模方式概述
        • 7.7.2 结构建模方式
        • 7.7.3 数据流建模方式
        • 7.7.4 行为建模方式
    • 第8章 Vivado Design Suite 平台概述
      • 8.1 Vivado Design Suite 平台
        • 8.1.1 平台简介
        • 8.1.2 平台功能
        • 8.1.3 平台安装与使用
      • 8.2 HDU-XL-01 教学开发板专用调试工具
      • 8.3 项目开发流程
        • 8.3.1 创建工程
        • 8.3.2 编写代码
        • 8.3.3 语法检查
        • 8.3.4 编写测试代码与仿真
        • 8.3.5 逻辑综合
        • 8.3.6 查看电路
        • 8.3.7 配置引脚
        • 8.3.8 下载代码
        • 8.3.9 板级调试
      • 8.4 IP 核封装方法
    • 第9章 RSIE-SPOC 教学方法和教学开发板
      • 9.1 RSIE-SPOC 教学方法
      • 9.2 HDU-XL-01 教学开发板简介
      • 9.3 HDU-XL-01 教学开发板硬件系统
        • 9.3.1 主芯片和FPGA 配置电路
        • 9.3.2 电源模块
        • 9.3.3 时钟模块
        • 9.3.4 USB 编程接口和通信接口
      • 9.4 I/O 设备及引脚配置方法
        • 9.4.1 输入设备及引脚配置
        • 9.4.2 输出设备及引脚配置
      • 9.5 远程FPGA 实验平台概述
        • 9.5.1 远程实验平台架构
        • 9.5.2 远程实验平台的使用方法
      • 9.6 实验流程与板卡检测
        • 9.6.1 搭建实验环境
        • 9.6.2 HDU-XL-01 板卡检测程序源代码
        • 9.6.3 板卡检测流程和注意事项
    • 第10章 ARM 模型机设计实验项目
      • 10.1 桶形移位器设计实验
        • 10.1.1 实验目的
        • 10.1.2 实验原理与实验内容
        • 10.1.3 实验要求
        • 10.1.4 实验步骤
        • 10.1.5 思考与探索
      • 10.2 多功能ALU 设计及与桶形移位器连接实验
        • 10.2.1 实验目的
        • 10.2.2 实验原理与实验内容
        • 10.2.3 实验要求
        • 10.2.4 实验步骤
        • 10.2.5 思考与探索
      • 10.3 通用寄存器堆设计实验
        • 10.3.1 实验目的
        • 10.3.2 实验原理与实验内容
        • 10.3.3 实验要求
        • 10.3.4 实验步骤
        • 10.3.5 思考与探索
      • 10.4 程序状态寄存器堆设计实验
        • 10.4.1 实验目的
        • 10.4.2 实验原理与实验内容
        • 10.4.3 实验要求
        • 10.4.4 实验步骤
        • 10.4.5 思考与探索
      • 10.5 ARMv7 存储器设计实验
        • 10.5.1 实验目的
        • 10.5.2 实验原理与实验内容
        • 10.5.3 实验要求
        • 10.5.4 实验步骤
        • 10.5.5 思考与探索
      • 10.6 ARMv7 汇编器与模拟器实验
        • 10.6.1 实验目的
        • 10.6.2 实验原理与实验内容
        • 10.6.3 实验要求
        • 10.6.4 实验步骤
        • 10.6.5 思考与探索
      • 10.7 取指令数据通路设计实验
        • 10.7.1 实验目的
        • 10.7.2 实验原理与实验内容
        • 10.7.3 实验要求
        • 10.7.4 实验步骤
        • 10.7.5 思考与探索
      • 10.8 实现数据处理指令的CPU设计实验
        • 10.8.1 实验目的
        • 10.8.2 实验原理与实验内容
        • 10.8.3 实验要求
        • 10.8.4 实验步骤
        • 10.8.5 思考与探索
      • 10.9 实现状态寄存器访问指令的CPU 设计实验
        • 10.9.1 实验目的
        • 10.9.2 实验原理与实验内容
        • 10.9.3 实验要求
        • 10.9.4 实验步骤
        • 10.9.5 思考与探索
      • 10.10 实现分支跳转指令的CPU设计实验
        • 10.10.1 实验目的
        • 10.10.2 实验原理与实验内容
        • 10.10.3 实验要求
        • 10.10.4 实验步骤
        • 10.10.5 思考与探索
      • 10.11 实现单数据访存指令的CPU设计实验
        • 10.11.1 实验目的
        • 10.11.2 实验原理与实验内容
        • 10.11.3 实验要求
        • 10.11.4 实验步骤
        • 10.11.5 思考与探索
      • 10.12 实现块数据访存指令的CPU设计实验
        • 10.12.1 实验目的
        • 10.12.2 实验原理与实验内容
        • 10.12.3 实验要求
        • 10.12.4 实验步骤
        • 10.12.5 思考与探索
      • 10.13 irq 中断控制设计实验
        • 10.13.1 实验目的
        • 10.13.2 实验原理与实验内容
        • 10.13.3 实验要求
        • 10.13.4 实验步骤
        • 10.13.5 思考与探索
      • 10.14 中断抢占设计实验
        • 10.14.1 实验目的
        • 10.14.2 实验原理与实验内容
        • 10.14.3 实验要求
        • 10.14.4 实验步骤
        • 10.14.5 思考与探索
    • 第11章 RISC-V 模型机设计实验项目
      • 11.1 加法器设计实验
        • 11.1.1 实验目的
        • 11.1.2 实验原理与实验内容
        • 11.1.3 实验要求
        • 11.1.4 实验步骤
        • 11.1.5 思考与探索
      • 11.2 超前进位加法器设计实验
        • 11.2.1 实验目的
        • 11.2.2 实验原理与实验内容
        • 11.2.3 实验要求
        • 11.2.4 实验步骤
        • 11.2.5 思考与探索
      • 11.3 多功能ALU 设计实验
        • 11.3.1 实验目的
        • 11.3.2 实验原理与实验内容
        • 11.3.3 实验要求
        • 11.3.4 实验步骤
        • 11.3.5 思考与探索
      • 11.4 寄存器堆与运算器设计实验
        • 11.4.1 实验目的
        • 11.4.2 实验原理与实验内容
        • 11.4.3 实验要求
        • 11.4.4 实验步骤
        • 11.4.5 思考与探索
      • 11.5 RISC-V 存储器设计实验
        • 11.5.1 实验目的
        • 11.5.2 实验原理与实验内容
        • 11.5.3 实验要求
        • 11.5.4 实验步骤
        • 11.5.5 思考与探索
      • 11.6 RISC-V 汇编器与模拟器实验
        • 11.6.1 实验目的
        • 11.6.2 实验原理与实验内容
        • 11.6.3 实验要求
        • 11.6.4 实验步骤
        • 11.6.5 思考与探索
      • 11.7 取指令及指令译码实验
        • 11.7.1 实验目的
        • 11.7.2 实验原理与实验内容
        • 11.7.3 实验要求
        • 11.7.4 实验步骤
        • 11.7.5 思考与探索
      • 11.8 实现运算及传送指令的CPU设计实验
        • 11.8.1 实验目的
        • 11.8.2 实验原理与实验内容
        • 11.8.3 实验要求
        • 11.8.4 实验步骤
        • 11.8.5 思考与探索
      • 11.9 实现访存指令的CPU 设计实验
        • 11.9.1 实验目的
        • 11.9.2 实验原理与实验内容
        • 11.9.3 实验要求
        • 11.9.4 实验步骤
        • 11.9.5 思考与探索
      • 11.10 实现转移指令的CPU 设计实验
        • 11.10.1 实验目的
        • 11.10.2 实验原理与实验内容
        • 11.10.3 实验要求
        • 11.10.4 实验步骤
        • 11.10.5 思考与探索
      • 11.11 实现37 条RV32I 指令集的CPU 设计实验
        • 11.11.1 实验目的
        • 11.11.2 实验原理与实验内容
        • 11.11.3 实验要求
        • 11.11.4 实验步骤
        • 11.11.5 思考与探索
      • 11.12 硬布线控制的CPU 设计实验
        • 11.12.1 实验目的
        • 11.12.2 实验原理与实验内容
        • 11.12.3 实验要求
        • 11.12.4 实验步骤
        • 11.12.5 思考与探索
      • 11.13 单重可屏蔽外部中断设计实验
        • 11.13.1 实验目的
        • 11.13.2 实验原理与实验内容
        • 11.13.3 实验要求
        • 11.13.4 实验步骤
        • 11.13.5 思考与探索
    • 附录A Nexys4 教学开发板
    • 附录B 实验报告模板
    • 参考文献

本课程是“计算机组成原理”课程及其主教材《计算机组成原理与系统结构》(第2版)配套的实验。全书共分上、下两篇,上篇为简单CISC模型计算机实验,主要以“Yy-z02计算机组成原理实验系统”为实验平台,引导读者使用微程序设计方法完成指令系统的实现,含14个实验项目;下篇是典型RISC计算机实验,主要以“Digilent Nexys3” FPGA开发板为实验平台,以MIPS架构CPU为模型,引导读者逐步设计实现一个单周期的MIPS CPU,含10个实验项目。上、下篇均按照概述、指令系统、硬件系统、开发软件平台和实验项目五部分来组织,使读者能够按照“了解概况—了解目标—熟悉工具—深入实现”的路径完成课程学习。

相关图书