顶部
收藏

数字设计引论(第二版)

“十一五”国家规划教材

作者:
臧春华 沈嗣昌 蒋璇
定价:
45.90元
ISBN:
978-7-04-029076-9
版面字数:
600.000千字
开本:
16开
全书页数:
495页
装帧形式:
平装
重点项目:
“十一五”国家规划教材
出版时间:
2010-04-27
读者对象:
高等教育
一级分类:
电气/电子信息/自动化类
二级分类:
电子电气类核心课程
三级分类:
数字逻辑电路

本书第一版是面向21世纪课程教材,第二版为普通高等教育“十一五”国家级规划教材。

本书适应现代数字集成工艺和计算机技术的飞速发展,对传统的数字电路课程教材从内容到体系进行了较为深入的改革。淡化具体MSI芯片内部电路和功能,削弱最小化概念与方法,强调抽象的逻辑模块,突出模块化设计思想和系统的层次设计。本书讨论数字电路或数字系统逻辑设计的基本理论和方法、各种逻辑描述工具、逻辑变换的基本原理和方法以及逻辑模块与元件的原理和应用,通过实例介绍多种电路结构和算法设计的基本思路。充实硬件描述语言、仿真、优化和综合等计算机辅助设计的基本概念;并将可测试设计适度引入本教材,在一定深度、广度上对其概念、方法和实际应用做了较妥处理。本书取材眼界宽,既覆盖了本课程教学基本要求,也符合当前高等学校工科本课程教学内容与课程体系改革的实际,有一定前瞻性和新颖性。本书概念清楚准确,文字表述清晰流畅,软硬件结合适度,图表配合得当且符合国家标准,实例丰富多样,可读性好。

本书共9章,主要内容有:数制与编码,组合逻辑函数,组合逻辑电路设计,时序电路基础,时序电路设计,数字系统设计与仿真,可编程逻辑器件及其应用,数字电路测试和可测试设计,集成数模和模数转换器的原理与组成。每章后均有丰富的习题供学生选做,书末列出汉英名词术语对照,可供参考。

本书可作为高等学校电子信息类、电气信息类各专业的教科书,也可供本学科及其他相近学科工程技术人员参考。

  • 前辅文
  • 引论
  • 第1章 数制与编码
    • §1-1 数制
      • 1.1.1 十进制和任意进制
      • 1.1.2 二进制
      • 1.1.3 二进制数的算术运算
      • 1.1.4 十六进制和八进制
    • §1-2 二值编码
      • 1.2.1 格雷码
      • 1.2.2 带符号数的编码表示法
      • 1.2.3 用反码和补码进行加/减运算
      • 1.2.4 二-十进制码
      • 1.2.5 ASCII码
    • §1-3 可靠性编码
      • 1.3.1 奇偶校验码
      • 1.3.2 Berger码
      • 1.3.3 纠错码的基本概念
    • §1-4 应用实例
    • 本章习题
  • 第2章 组合逻辑函数
    • §2-1 布尔代数
      • 2.1.1 代入规则
      • 2.1.2 反演规则
      • 2.1.3 对偶规则
    • §2-2 逻辑函数和逻辑表达式
      • 2.2.1 导出逻辑表达式与真值表
      • 2.2.2 积之和表达式与最小项表达式
      • 2.2.3 和之积表达式与最大项表达式
    • §2-3 逻辑图
    • §2-4 卡诺图及逻辑化简
      • 2.4.1 真值表与卡诺图
      • 2.4.2 表达式与卡诺图
      • 2.4.3 由卡诺图写出最简表达式
      • 2.4.4 未完全规定的逻辑函数的化简
    • §2-5 计算机辅助逻辑化简
      • 2.5.1 逻辑函数的描述
      • 2.5.2 蕴涵
      • 2.5.3 一种启发式逻辑函数最小化算法
      • 2.5.4 ESPRESSO算法
    • 本章习题
  • 第3章 组合逻辑电路设计
    • §3-1 集成逻辑电路的电气特性
      • 3.1.1 集成电路的主要电气指标
      • 3.1.2 逻辑电路的输出结构
      • 3.1.3 正、负逻辑极性
      • 3.1.4 逻辑符号
    • §3-2 组合逻辑电路的门级实现
    • §3-3 常用组合逻辑模块及其应用
      • 3.3.1 4位并行加法器
      • 3.3.2 数值比较器
      • 3.3.3 编码器
      • 3.3.4 译码器
      • 3.3.5 数据选择器
    • §3-4 基于功能分解的组合电路设计方法
      • 3.4.1 功能分析和函数分解
      • 3.4.2 改进原电路,实现逻辑功能
      • 3.4.3 积木块化设计
    • §3-5 险象与竞争
      • 3.5.1 不考虑延迟时的电路输出
      • 3.5.2 逻辑险象及其消除
      • 3.5.3 功能险象
      • 3.5.4 输入信号的上升及下降时间引起的毛刺
      • 3.5.5 动态险象
    • 本章习题
  • 第4章 时序电路基础
    • §4-1 集成锁存器和触发器
      • 4.1.1 S-R锁存器
      • 4.1.2 时钟S-R锁存器
      • 4.1.3 D触发器
      • 4.1.4 J-K触发器
      • 4.1.5 T与T′触发器
      • 4.1.6 脉冲反馈型异步计数器
    • §4-2 同步时序电路
      • 4.2.1 同步时序电路的结构和代数法描述
      • 4.2.2 米里型电路的状态表(图)
      • 4.2.3 莫尔型电路的状态表(图)
      • 4.2.4 功能表描述
      • 4.2.5 自启动
      • 4.2.6 异步信号的处理
    • §4-3 集成计数器及其应用
      • 4.3.1 集成计数器
      • 4.3.2 任意模计数器
      • 4.3.3 计数器的扩展
      • 4.3.4 集成计数器应用举例
    • §4-4 集成移位寄存器及其应用
      • 4.4.1 集成移位寄存器
      • 4.4.2 移位型计数器
      • 4.4.3 串-并变换器及并-串变换器
      • 4.4.4 线性移位寄存器
    • §4-5 存储器
      • 4.5.1 随机访问存储器
      • 4.5.2 只读存储器
      • 4.5.3 存储器扩展与地址译码
    • §4-6 异步时序电路分析
      • 4.6.1 脉冲异步电路分析
      • 4.6.2 电平异步电路分析
    • §4-7 应用实例
      • 4.7.1 数码预置电路
      • 4.7.2 键盘扫描电路
      • 4.7.3 报警装置的密码控制电路
    • 本章习题
  • 第5章 时序电路设计
    • §5-1 原始状态表的建立
    • §5-2 用触发器实现同步时序电路
      • 5.2.1 状态化简
      • 5.2.2 状态分配
      • 5.2.3 导出激励方程和输出方程
      • 5.2.4 设计举例
      • 5.2.5 时钟偏移
    • §5-3 用MSI时序模块实现同步时序电路
      • 5.3.1 用集成计数器设计同步时序电路
      • 5.3.2 用多D触发器设计同步时序电路
    • §5-4 脉冲异步时序电路的设计
    • 本章习题
  • 第6章 数字系统设计与仿真
    • §6-1 算法流程图及ASM图
      • 6.1.1 算法流程图
      • 6.1.2 算法设计
      • 6.1.3 电路划分与逻辑框图
      • 6.1.4 数据处理单元的设计
      • 6.1.5 ASM图
      • 6.1.6 控制单元的设计
      • 6.1.7 设计举例
    • §6-2 硬件描述语言VHDL
      • 6.2.1 设计实体
      • 6.2.2 数据对象、类型及运算符
      • 6.2.3 顺序语句
      • 6.2.4 并行语句
      • 6.2.5 程序包与设计库
      • 6.2.6 应用实例
    • §6-3 数字系统的仿真验证
      • 6.3.1 逻辑验证和逻辑模拟
      • 6.3.2 逻辑仿真的工具及应用
    • 本章习题
  • 第7章 可编程逻辑器件及其应用
    • §7-1 PLD的基本原理
      • 7.1.1 PLD的基本组成
      • 7.1.2 PLD的编程
      • 7.1.3 阵列结构
      • 7.1.4 PLD中阵列的表示方法
    • §7-2 简单可编程逻辑器件SPLD
      • 7.2.1 可编程只读存储器PROM
      • 7.2.2 可编程逻辑阵列PLA
      • 7.2.3 可编程阵列逻辑PAL
      • 7.2.4 通用阵列逻辑GAL
      • 7.2.5 输出逻辑宏单元OLMC
      • 7.2.6 OLMC的输出结构
    • §7-3 高密度可编程逻辑器件HDPLD
      • 7.3.1 HDPLD概述
      • 7.3.2 HDPLD组成
      • 7.3.3 HDPLD的宏单元
      • 7.3.4 HDPLD的输入/输出单元
      • 7.3.5 HDPLD的可编程连线资源
      • 7.3.6 ISP和ICR编程技术
    • §7-4 用PLD实现数字系统
      • 7.4.1 常用PLD器件与开发工具
      • 7.4.2 设计流程
      • 7.4.3 设计实例
    • 本章习题
  • 第8章 数字电路测试和可测试设计
    • §8-1 数字电路的故障检测
      • 8.1.1 故障模型
      • 8.1.2 用通路敏化法导出测试码
      • 8.1.3 构成完全检测测试集
      • 8.1.4 伪穷举测试和伪随机测试
      • 8.1.5 同步时序电路的测试
    • §8-2 数字电路的可测试设计
      • 8.2.1 可控制性和可观察性
      • 8.2.2 改善电路可测试性的方法
      • 8.2.3 扫描设计技术
    • §8-3 边界扫描设计
      • 8.3.1 边界扫描芯片的结构
      • 8.3.2 利用边界扫描设计进行板级故障检测
    • §8-4 内自测试
      • 8.4.1 测试设备和内自测试组成
      • 8.4.2 特征分析器
      • 8.4.3 内建逻辑模块观察器
    • 本章习题
  • 第9章 集成数模和模数转换器的原理与组成
    • §9-1 集成数模转换器
      • 9.1.1 常用D/A转换技术
      • 9.1.2 集成DAC的组成
      • 9.1.3 DAC的主要技术参数
      • 9.1.4 集成DAC芯片的选择
      • 9.1.5 典型集成DAC应用举例
    • §9-2 集成模数转换器
      • 9.2.1 A/D转换的一般过程
      • 9.2.2 常用A/D转换技术
      • 9.2.3 集成ADC的组成
      • 9.2.4 ADC的主要技术参数
      • 9.2.5 集成ADC芯片的选择
      • 9.2.6 典型集成ADC应用举例
    • §9-3 ADC和DAC的应用实例——数据采集和控制系统
      • 9.3.1 系统功能
      • 9.3.2 系统方案
      • 9.3.3 电路设计
    • 本章习题
  • 参考书目
  • 汉英名词术语对照

相关图书