顶部
收藏

电子设计自动化应用技术


作者:
路而红
定价:
30.50元
ISBN:
978-7-04-015601-0
版面字数:
460.000千字
开本:
16开
全书页数:
376页
装帧形式:
平装
重点项目:
暂无
出版时间:
2004-11-30
读者对象:
高等教育
一级分类:
电气/电子信息/自动化类
二级分类:
电子电气类核心课程
三级分类:
电工电子实验与实践

  全书分为三部分。第一部分是EDA技术的软件篇,主要内容有MAX+plusⅡ和QuartusⅡ软件工具的基本结构、主要功能以及工具的使用;综合工具FPGAComplier和Syplify的使用;VHDL语言及其应用实例。第二部分是EDA技术的硬件篇,书中有所侧重地介绍了常用可编程逻辑器件的结构及其性能特点;几种主要的可编程逻辑器件的性能指标。第三部分是EDA技术的应用篇,通过不同领域的应用实例介绍了使用PLD器件解决实际问题的方法;书中还介绍了PLD器件配置的原理及其电路连接;高速电路板的设计、焊接及其抗干扰等。
  编者根据几年的教学实践和科研实践的体会,从实际应用的角度出发,以培养能力为目标,通过大量的、覆盖面广的实例,突出了本书的实用性。本书可作为高等学校计算机、电子类专业的本科生教材,也可以供从事电子设计的工程技术人员参考。
  • 第1章 电子设计自动化综述
    • 1.1 引言
    • 1.2 EDA技术发展历程
    • 1.3 EDA系统构成
    • 1.4 EDA及相关技术发展趋势
    • 1.5 常用EDA工具
      • 1.5.1 Altera公司的EDA工具
      • 1.5.2 Xilinx公司的EDA工具
      • 1.5.3 Lattice公司的EDA工具
    • 思考题和习题
  • 第2章 MAXplusⅡ软件及应用
    • 2.1 MAXplusⅡ软件概述
      • 2.1.1 MAXplusⅡ简介
      • 2.1.2 MAXplusⅡ安装
    • 2.2 MAXplusⅡ使用流程
      • 2.2.1 建立项目
      • 2.2.2 设计处理
      • 2.2.3 设计检验
      • 2.2.4 器件选择与引脚锁定
      • 2.2.5 器件编程
    • 2.3 图形文件输入
      • 2.3.1 原理图文件的建立
      • 2.3.2 原理图文件的编辑
      • 2.3.3 原理图文件的处理
      • 2.3.4 建立默认符号
    • 2.4 文本文件输入
      • 2.4.1 文本文件的建立
      • 2.4.2 文本文件的编辑
    • 2.5 层次化设计
      • 2.5.1 层次化设计文件输入
      • 2.5.2 层次化设计文件管理
    • 2.6 参数化模块库的使用
      • 2.6.1 参数化模块库
      • 2.6.2 参数化模块库的使用
      • 2.6.3 参数化ROM的使用
    • 2.7 软件使用中常见错误及其排除
      • 2.7.1 图形输入的错误及其排除
      • 2.7.2 文本输入的错误及其排除
    • 思考题和习题
  • 第3章 Quartus Ⅱ软件及应用
    • 3.1 QuartusⅡ概述
      • 3.1.1 QuartusⅡ 3.0支持的第三方工具
      • 3.1.2 QuartusⅡ 3.0的安装
    • 3.2 QuartusⅡ使用流程
      • 3.2.1 设计输入
      • 3.2.2 设计处理
      • 3.2.3 波形仿真
      • 3.2.4 器件编程
    • 3.3 图形文件输入
      • 3.3.1 图形输入
      • 3.3.2 图表模块输入
    • 3.4 文本文件输入
    • 3.5 层次化设计
    • 3.6 LPM的使用
      • 3.6.1 LPM设计宏功能模块
      • 3.6.2 LPM设计存储器模块
    • 思考题和习题
  • 第4章 硬件描述语言VHDL
    • 4.1 VHDL概述
    • 4.2 VHDL程序结构
      • 4.2.1 ENTITY实体
      • 4.2.2 ARCHITECTURE结构体
      • 4.2.3 配置、包和库
      • 4.2.4 子程序
    • 4.3 VHDL语法规则
      • 4.3.1 数据对象
      • 4.3.2 数据类型
      • 4.3.3 属性
      • 4.3.4 基本运算符
    • 4.4 VHDL并行语句
      • 4.4.1 信号赋值语句
      • 4.4.2 PROCESS语句
      • 4.4.3 BLOCK语句
      • 4.4.4 COMPONENT语句
      • 4.4.5 GENERATE语句
    • 4.5 VHDL顺序语句
      • 4.5.1 变量赋值语句
      • 4.5.2 IF语句
      • 4.5.3 CASE语句
      • 4.5.4 LOOP语句
      • 4.5.5 其他顺序语句
    • 思考题和习题
  • 第5章 VHDL应用实例
    • 5.1 常用组合逻辑电路设计
      • 5.1.1 编码器/译码器
      • 5.1.2 数据选择器
      • 5.1.3 运算器
      • 5.1.4 总线缓冲器
    • 5.2 常用时序逻辑电路设计
      • 5.2.1 时钟和复位
      • 5.2.2 触发器
      • 5.2.3 寄存器
      • 5.2.4 计数器
      • 5.2.5 分频器
    • 5.3 有限状态机设计
      • 5.3.1 Moore型状态机
      • 5.3.2 Mealy型状态机
    • 5.4 存储器设计
      • 5.4.1 随机存取存储器RAM
      • 5.4.2 只读存储器ROM
    • 思考题和习题
  • 第6章 第三方EDA工具
    • 6.1 概述
    • 6.2 FPGA Compiler
      • 6.2.1 快捷方式的综合流程
      • 6.2.2 约束条件的综合流程
      • 6.2.3 综合选项及分析
    • 6.3 Synplify 
      • 6.3.1 Synplify主界面
      • 6.3.2 建立工程文件
      • 6.3.3 添加源文件
      • 6.3.4 编译源文件
      • 6.3.5 设置综合约束
      • 6.3.6 综合及其分析
    • 思考题和习题
  • 第7章 可编程逻辑器件综述
    • 7.1 引言
    • 7.2 PLD的分类
      • 7.2.1 按编程技术分类
      • 7.2.2 按集成度分类
      • 7.2.3 按逻辑单元分类
      • 7.2.4 按阵列可编程分类
    • 7.3 PLD的基本结构
      • 7.3.1 PAL器件
      • 7.3.2 GAL器件
    • 7.4 PLD产品简述
      • 7.4.1 Altera公司的PLD
      • 7.4.2 Xilinx公司的PLD
      • 7.4.3 Lattice公司的PLD
    • 7.5 PLD的发展趋势
    • 思考题和习题
  • 第8章 Altera可编程逻辑器件
    • 8.1 引言
    • 8.2 MAX系列
      • 8.2.1 MAX7000系列器件
      • 8.2.2 MAX7000S器件结构
    • 8.3 FLEX系列
      • 8.3.1 FLEX10K器件结构
      • 8.3.2 嵌入式阵列块EAB
      • 8.3.3 逻辑阵列块LAB
      • 8.3.4 逻辑单元LE
      • 8.3.5 快速互连通道
      • 8.3.6 I/O单元IOE
    • 8.4 ACEX1K系列
      • 8.4.1 ACEX1K器件结构
      • 8.4.2 嵌入式阵列块EAB
      • 8.4.3 逻辑阵列块LAB
      • 8.4.4 快速互连通道
      • 8.4.5 I/O单元IOE
      • 8.4.6 时钟锁定和自举
      • 8.4.7 I/O配置
    • 8.5 APEX系列
      • 8.5.1 APEX20K器件结构
      • 8.5.2 MegaLAB结构
      • 8.5.3 逻辑阵列块LAB
      • 8.5.4 乘积项Product
      • 8.5.5 嵌入系统块ESB
      • 8.5.6 快速互连通道
      • 8.5.7 I/O单元IOE
      • 8.5.8 时钟锁定和时钟引擎
    • 8.6 Altera的其他系列
      • 8.6.1 Classic系列
      • 8.6.2 Stratix系列
      • 8.6.3 Mercury系列
      • 8.6.4 Excalibur系列
    • 思考题和习题
  • 第9章 数字系统设计与实现
    • 9.1 时钟电路的设计与实现
      • 9.1.1 模24计数器的VHDL设计
      • 9.1.2 模60计数器的原理图设计
      • 9.1.3 顶层文件设计
    • 9.2 UART数据接收发送电路设计与实现
      • 9.2.1 UART程序设计
      • 9.2.2 UART程序仿真
    • 9.3 人机接口电路的设计与实现
      • 9.3.1 接口电路的分析
      • 9.3.2 接口电路的设计
    • 9.4 8255并行接口电路的设计与实现
      • 9.4.1 8255接口电路的分析
      • 9.4.2 8255接口电路的设计
    • 思考题和习题
  • 第10章 提高电路设计效率的常用方法
    • 10.1 引言
    • 10.2 EAB单元的使用
      • 10.2.1 EAB单元的基本应用
      • 10.2.2 EAB单元的灵活应用
    • 10.3 优化系统运行速度
      • 10.3.1 修改底层布局
      • 10.3.2 EAB资源的合理使用
      • 10.3.3 软件综合的合理设置
    • 10.4 使用LPM宏单元库
    • 10.5 提高设计效率的综合应用
      • 10.5.1 提高硬件描述效率
      • 10.5.2 数据类型与端口定义
    • 思考题和习题
  • 第11章 CPLD/FPGA器件配置
    • 11.1 概述
    • 11.2 ByteBlaster配置
      • 11.2.1 原理与功能描述
      • 11.2.2 被动串行(PS)模式
      • 11.2.3 JTAG模式
      • 11.2.4 编程和配置步骤
    • 11.3 ByteBlasterMV并口下载电缆
      • 11.3.1 原理与功能描述
      • 11.3.2 编程和配置步骤
    • 11.4 MasterBlaster串行/USB通信电缆
      • 11.4.1 特点
      • 11.4.2 功能描述
      • 11.4.3 被动串行(PS)模式
      • 11.4.4 JTAG模式
    • 11.5 BitBlaster串行下载电缆
      • 11.5.1 特点
      • 11.5.2 功能描述
    • 11.6 MCU配置方案设计
      • 11.6.1 概述
      • 11.6.2 硬件设计
      • 11.6.3 软件设计
    • 思考题和习题
  • 第12章 PLD应用系统设计技术
    • 12.1 PLD系统板的抗干扰设计
      • 12.1.1 系统板电源与地线的设计
      • 12.1.2 系统板元器件的分配原则
    • 12.2 毛刺现象的产生及消除
      • 12.2.1 毛刺现象的产生
      • 12.2.2 毛刺现象的消除
    • 12.3 系统下载/配置电路的设计与实现
      • 12.3.1 下载/配置电路的设计
      • 12.3.2 下载/配置电路的焊接
      • 12.3.3 下载/配置电路的调试
    • 思考题和习题
  • 参考文献

相关图书