顶部
收藏

EDA技术与应用教程(Verilog HDL版)(第3版)

“十二五”职业教育国家规划教材

作者:
王正勇 尹洪剑 冀云
定价:
39.80元
ISBN:
978-7-04-057461-6
版面字数:
330.000千字
开本:
16开
全书页数:
暂无
装帧形式:
平装
重点项目:
“十二五”职业教育国家规划教材
出版时间:
2022-09-13
读者对象:
高等职业教育
一级分类:
电子信息大类
二级分类:
电子信息类

本书是“十二五”职业教育国家规划教材修订版,也是高等职业教育电类课程新形态一体化教材。

本书以培养读者实际工程应用能力为目的,以项目化的方式深入浅出地介绍可编程逻辑器件、EDA工具软件Quartus Ⅱ、硬件描述语言Verilog HDL等EDA技术与应用的相关知识,并给出丰富的设计实例。

全书内容分为六大项目,首先是初识EDA技术,然后全面了解EDA的硬件核心芯片CPLD/FPGA的结构与工作原理、产品及配置与编程,熟悉使用EDA的设计软件Quartus Ⅱ集成开发环境进行开发的步骤,通过代码演练掌握EDA的主流表达方式硬件描述语言Verilog HDL,接着是基本数字单元电路Verilog HDL实例设计,最后结合硬件开发板完成几个基于EDA技术的综合性典型应用实例。每个项目又分解为相应的任务,配置了相应的思考练习和有较强针对性的实训任务,使读者通过学习与实践后能初步了解和掌握EDA的基本内容及实用技术。

本书配套微课、PPT、动画、电子教案、习题及答案等数字化教学资源,微课可通过扫描书中二维码学习,其他资源可发送邮件至邮箱gzdz@pub.hep.cn获取。

本书取材广泛、内容新颖、注重应用、适用性强,可作为高等职业院校电子类、通信类、计算机类、自动化类等专业的教学用书,也可作为相关专业工程技术人员的参考用书。

  • 前辅文
  • 项目1 初识EDA技术
    • 1.1 了解EDA技术及其发展
    • 1.2 熟悉EDA技术的主要内容
    • 1.3 掌握EDA的设计流程
    • 1.4 了解常用EDA工具
    • 项目小结
    • 思考练习
  • 项目2 认识可编程逻辑器件
    • 2.1 初识可编程逻辑器件
      • 2.1.1 了解可编程逻辑器件的基本结构
      • 2.1.2 了解可编程逻辑器件的发展历程
      • 2.1.3 了解可编程逻辑器件的分类
      • 2.1.4 CPLD与FPGA比较
    • 2.2 了解CPLD的实现原理与典型结构
      • 2.2.1 CPLD的逻辑实现原理
      • 2.2.2 典型CPLD器件——MAX 3000A系列
    • 2.3 了解FPGA的实现原理与典型结构
      • 2.3.1 FPGA的逻辑实现原理
      • 2.3.2 典型FPGA器件——Cyclone系列
    • 2.4 探究CPLD/FPGA产品
      • 2.4.1 CPLD/FPGA产品主要厂商
      • 2.4.2 Altera(Intel)公司的可编程逻辑器件
      • 2.4.3 Xilinx公司的可编程逻辑器件
      • 2.4.4 Lattice公司的可编程逻辑器件
      • 2.4.5 CPLD/FPGA的开发应用选择
    • 2.5 掌握CPLD/FPGA器件的配置与编程
      • 2.5.1 配置与编程工艺
      • 2.5.2 下载电缆与接口
      • 2.5.3 编程与配置模式
      • 2.5.4 FPGA的配置方式
    • 项目小结
    • 思考练习
  • 项目3 熟悉Quartus Ⅱ设计环境
    • 3.1 了解Quartus Ⅱ设计软件
      • 3.1.1 Quartus Ⅱ软件简介
      • 3.1.2 Quartus Ⅱ功能特点
      • 3.1.3 Quartus Ⅱ界面预览
      • 3.1.4 Quartus Ⅱ授权许可
    • 3.2 理解Quartus Ⅱ设计流程
    • 3.3 掌握Quartus Ⅱ设计方法
      • 3.3.1 建立工程文件
      • 3.3.2 设计文件输入
      • 3.3.3 编译工程文件
      • 3.3.4 建立仿真测试的矢量波形文件
      • 3.3.5 仿真并观察RTL电路
      • 3.3.6 分配引脚
      • 3.3.7 编程下载与硬件测试
    • 项目小结
    • 思考练习
    • 实训任务
  • 项目4 学习Verilog HDL语言
    • 4.1 了解Verilog HDL语言
      • 4.1.1 分析Verilog HDL实例
      • 4.1.2 HDL优点
      • 4.1.3 Verilog HDL设计方法的优势
    • 4.2 认识Verilog HDL模块结构
      • 4.2.1 定义模块
      • 4.2.2 定义端口
      • 4.2.3 调用模块
    • 4.3 测试Verilog HDL模块
      • 4.3.1 Verilog HDL测试台的工作原理
      • 4.3.2 Verilog HDL测试台实例
      • 4.3.3 仿真
    • 4.4 认识Verilog HDL数据类型及常量与变量
      • 4.4.1 认识常量
      • 4.4.2 认识变量
    • 4.5 熟悉Verilog HDL操作符及表达式
      • 4.5.1 了解操作数
      • 4.5.2 了解操作符
    • 4.6 掌握Verilog HDL描述语句
      • 4.6.1 赋值语句
      • 4.6.2 块语句
      • 4.6.3 条件语句与多路分支语句
      • 4.6.4 循环语句
      • 4.6.5 结构语句
      • 4.6.6 task和function说明语句
    • 4.7 设计Verilog HDL仿真环境
      • 4.7.1 设计时钟发生器
      • 4.7.2 设计一个完整的testbench
    • 项目小结
    • 思考练习
    • 实训任务
  • 项目5 设计基本数字单元
    • 5.1 设计组合逻辑电路
      • 5.1.1 设计运算电路
      • 5.1.2 设计编码器
      • 5.1.3 设计译码器
      • 5.1.4 设计数据选择器
      • 5.1.5 设计数据比较器
      • 5.1.6 设计三态门及总线缓冲器
    • 5.2 设计时序逻辑电路
      • 5.2.1 设计触发器
      • 5.2.2 设计锁存器
      • 5.2.3 设计移位寄存器
      • 5.2.4 设计计数器
    • 5.3 设计状态机
      • 5.3.1 设计摩尔状态机
      • 5.3.2 设计米利状态机
    • 5.4 设计存储器
      • 5.4.1 设计只读存储器
      • 5.4.2 设计随机存储器
    • 项目小结
    • 思考练习
    • 实训任务
      • 任务1 设计1位二进制全加器
      • 任务2 设计七段显示译码器
      • 任务3 设计带异步清零的D触发器
      • 任务4 设计同步十进制计数器
  • 项目6 设计小型数字系统
    • 6.1 设计数字钟
      • 6.1.1 设计要求
      • 6.1.2 设计方案
      • 6.1.3 设计模块
      • 6.1.4 仿真分析
    • 6.2 设计数字频率计
      • 6.2.1 设计要求
      • 6.2.2 设计方案
      • 6.2.3 设计模块
      • 6.2.4 仿真分析
    • 6.3 设计函数信号发生器
      • 6.3.1 设计要求
      • 6.3.2 设计方案
      • 6.3.3 设计模块
      • 6.3.4 仿真分析
    • 6.4 设计交通信号灯控制器
      • 6.4.1 设计要求
      • 6.4.2 设计方案
      • 6.4.3 设计模块
      • 6.4.4 仿真分析
    • 6.5 设计数字电压表
      • 6.5.1 设计要求
      • 6.5.2 设计方案
      • 6.5.3 设计模块
      • 6.5.4 仿真分析
  • 附录 EDA实验开发系统简介
    • 附录A GW48系列EDA/SoPC系统使用说明
      • A.1 GW48教学实验系统电路结构图
      • A.2 GW48结构图信号与芯片引脚对照表
    • 附录B Altera DE2开发板使用说明
      • B.1 Altera DE2开发板的结构
      • B.2 Altera DE2开发板与目标芯片的引脚连接
  • 参考文献

相关图书