顶部
收藏

数字电路与系统


作者:
李文渊
定价:
41.90元
ISBN:
978-7-04-047279-0
版面字数:
680.000千字
开本:
16开
全书页数:
暂无
装帧形式:
平装
重点项目:
暂无
出版时间:
2017-05-15
读者对象:
高等教育
一级分类:
电气/电子信息/自动化类
二级分类:
电子电气类核心课程
三级分类:
数字逻辑电路

本书是教育部高等学校电子电气基础课程教学指导分委员会推荐教材。

本书是东南大学信息学院、吴健雄学院等的教师在多年教学的基础上,结合科研工作中的体会编写的。

本书与东南大学《电路与电子线路基础》(电路、电子线路两部分)、《信号与线性系统》教材内容相衔接,构成完整的电路基础理论课程。教材编写中不仅注重基本概念和基本方法,而且注重基本理论和实际应用相结合。本书介绍了用于数字系统设计的硬件描述语言、综合和仿真方法,以便读者能够很快适应数字系统设计的工作环境。

全书分为15章,按照数字逻辑基础,组合逻辑电路的分析与设计,组合逻辑电路模块,时序逻辑电路的分析与设计,时序逻辑电路模块,半导体存储器,可编程逻辑器件,数模、模数转换电路,数字系统设计和硬件描述语言及逻辑设计的顺序,对数字电路与系统进行了全面的介绍,注重电路的描述方法,详细说明了数字电路的分析方法和设计方法,并介绍了数字系统的设计方法。

本书可作为普通高等学校电子信息类、电气类和自动化类等专业本科生“数字电子技术”“数字逻辑电路”课程的教材,也可作为相关领域工程技术人员的参考用书。

  • 前辅文
  • 第1章 绪论
    • 1.1 模拟信号与数字信号
    • 1.2 数字脉冲信号
    • 1.3 模拟电路与数字电路
    • 1.4 数字系统简介
      • 1.4.1 电子计算机
      • 1.4.2 数字信号处理器
    • 本章小结
    • 习题
  • 第2章 数制与码制
    • 2.1 数制
      • 2.1.1 十进制
      • 2.1.2 R进制
      • 2.1.3 二进制
      • 2.1.4 八进制和十六进制
    • 2.2 算术运算
      • 2.2.1 二进制数的算术运算
      • 2.2.2 八进制数的算术运算
      • 2.2.3 十六进制数的算术运算
    • 2.3 数制之间的转换
      • 2.3.1 R进制转换为十进制
      • 2.3.2 十进制转换为二进制
      • 2.3.3 二进制数与八进制数、十六进制数之间的相互转换
    • 2.4 计算机中数的表示方法
      • 2.4.1 原码及其运算
      • 2.4.2 补码及其运算
      • 2.4.3 反码及其运算
    • 2.5 计算机中的码
      • 2.5.1 码的概念
      • 2.5.2 数值编码
      • 2.5.3 字符码和其他码
      • 2.5.4 检错码和纠错码
    • 本章小结
    • 习题
  • 第3章 逻辑函数及其简化
    • 3.1 基本逻辑运算
      • 3.1.1 逻辑代数的二值逻辑
      • 3.1.2 逻辑非和非运算
      • 3.1.3 逻辑乘和与运算
      • 3.1.4 逻辑加和或运算
      • 3.1.5 逻辑运算的优先级
    • 3.2 复合逻辑运算
      • 3.2.1 与非门
      • 3.2.2 或非门
      • 3.2.3 异或门
      • 3.2.4 同或门
      • 3.2.5 其他复合门
    • 3.3 逻辑代数的基本定律
      • 3.3.1 逻辑等式的证明
      • 3.3.2 常用的基本定理
      • 3.3.3 逻辑运算的完备集
    • 3.4 逻辑代数的基本规则
      • 3.4.1 代换规则
      • 3.4.2 对偶规则
      • 3.4.3 反演规则
    • 3.5 逻辑代数的常用公式
      • 3.5.1 并项公式
      • 3.5.2 消冗余因子公式
      • 3.5.3 消冗余项公式
    • 3.6 逻辑函数及其描述方法
      • 3.6.1 逻辑函数表达式
      • 3.6.2 逻辑图
      • 3.6.3 真值表
      • 3.6.4 卡诺图
      • 3.6.5 标准表达式
    • 3.7 逻辑函数的简化
      • 3.7.1 逻辑简化的意义和标准
      • 3.7.2 公式法简化
      • 3.7.3 卡诺图法简化
    • 本章小结
    • 习题
  • 第4章 集成逻辑电路基础
    • 4.1 晶体管的开关特性
      • 4.1.1 PN结
      • 4.1.2 二极管的开关特性
      • 4.1.3 BJT的开关特性
      • 4.1.4 MOSFET的开关特性
      • 4.1.5 MOS模拟开关
    • 4.2 逻辑门电路
      • 4.2.1 三种基本逻辑门
      • 4.2.2 复合型逻辑门
    • 4.3 晶体管-晶体管逻辑电路
      • 4.3.1 简单的门电路
      • 4.3.2 TTL门
      • 4.3.3 TTL门的主要参数
      • 4.3.4 改进的TTL门
    • 4.4 CMOS逻辑电路
      • 4.4.1 CMOS反相器
      • 4.4.2 CMOS逻辑门
      • 4.4.3 CMOS三态门
    • 4.5 其他常用的门电路
      • 4.5.1 BICMOS门
      • 4.5.2 超高速CMOS电路
    • 本章小结
    • 习题
  • 第5章 组合逻辑电路的分析与设计
    • 5.1 组合逻辑电路的特点
    • 5.2 组合逻辑电路的分析
    • 5.3 组合逻辑电路的最小化设计
    • 5.4 组合逻辑电路的竞争和险象
      • 5.4.1 功能险象的判断方法
      • 5.4.2 逻辑险象的判断方法
      • 5.4.3 险象的消除方法
    • 本章小结
    • 习题
  • 第6章 常用的组合逻辑功能器件
    • 6.1 编码器
      • 6.1.1 4线-2线编码器
      • 6.1.2 优先编码器
      • 6.1.3 集成编码器
    • 6.2 译码器
      • 6.2.1 二进制译码器
      • 6.2.2 二-十进制译码器
      • 6.2.3 显示译码器
    • 6.3 数据选择器
      • 6.3.1 双4选1数据选择器
      • 6.3.2 8选1数据选择器
    • 6.4 数据分配器
    • 6.5 数值比较器
    • 6.6 奇偶校验位产生与校验电路
      • 6.6.1 奇偶校验位
      • 6.6.2 奇偶校验电路和校验位产生电路
      • 6.6.3 中规模集成奇偶校验电路74280
    • 6.7 算术运算电路
      • 6.7.1 1位二进制加法器
      • 6.7.2 逐位进位的全加器
      • 6.7.3 超前进位的4位二进制全加器74283
      • 6.7.4 减法运算
      • 6.7.5 补码的加、减法共用电路
      • 6.7.6 用加法器设计组合逻辑电路
    • 6.8 算术逻辑单元ALU
      • 6.8.1 1位算术逻辑单元
      • 6.8.2 中规模集成算术逻辑单元
    • 本章小结
    • 习题
  • 第7章 触发器
    • 7.1 锁存器
      • 7.1.1 锁存器的原理
      • 7.1.2 锁存器的描述方法
      • 7.1.3 锁存器的特点
      • 7.1.4 锁存器的应用
    • 7.2 带有控制端的锁存器
      • 7.2.1 门控R-S锁存器
      • 7.2.2 门控D锁存器
      • 7.2.3 门控J-K锁存器
      • 7.2.4 门控T锁存器
    • 7.3 主从触发器
      • 7.3.1 主从R-S触发器
      • 7.3.2 主从J-K触发器
    • 7.4 边沿触发器
      • 7.4.1 边沿D触发器
      • 7.4.2 传输延迟J-K触发器
    • 7.5 CMOS触发器
      • 7.5.1 CMOS传输门构成的锁存器
      • 7.5.2 CMOS传输门构成的主从结构D触发器
    • 7.6 集成触发器
    • 7.7 触发器类型之间的相互转换
      • 7.7.1 通过比较状态转移方程的方法进行转换
      • 7.7.2 利用触发器状态转移真值表进行转换
    • 本章小结
    • 习题
  • 第8章 时序逻辑电路的分析与设计
    • 8.1 时序逻辑电路的基本结构与方程描述
    • 8.2 时序逻辑电路的描述方法
      • 8.2.1 状态转移方程
      • 8.2.2 时序逻辑电路的状态转移真值表
      • 8.2.3 时序逻辑电路的状态转换图
      • 8.2.4 时序逻辑电路的时序图(工作波形图)
    • 8.3 同步时序逻辑电路的分析方法
    • 8.4 异步时序逻辑电路的分析
    • 8.5 时序逻辑电路的设计
      • 8.5.1 同步时序逻辑电路的设计
      • 8.5.2 简单异步时序逻辑电路的设计
    • 本章小结
    • 习题
  • 第9章 常用的时序逻辑电路模块
    • 9.1 寄存器和移位寄存器
      • 9.1.1 寄存器
      • 9.1.2 移位寄存器
    • 9.2 计数器
      • 9.2.1 二进制计数器
      • 9.2.2 十进制计数器
    • 9.3 集成计数器的应用
      • 9.3.1 计数器的级联
      • 9.3.2 使用单个计数电路构成任意进制计数器(模值小于单个计数器模值)
      • 9.3.3 构成分频器
      • 9.3.4 构成脉冲节拍
    • 9.4 序列信号发生器
      • 9.4.1 给定序列信号设计电路
      • 9.4.2 已知序列长度设计序列信号发生器
    • 本章小结
    • 习题
  • 第10章 半导体存储器
    • 10.1 存储器的基本概念
      • 10.1.1 存储器的地址和容量
      • 10.1.2 存储器的基本操作
      • 10.1.3 RAM和ROM比较
    • 10.2 RAM的电路结构与工作原理
      • 10.2.1 RAM的基本结构
      • 10.2.2 静态随机存取存储器(SRAM)
      • 10.2.3 动态随机存取存储器(DRAM)
    • 10.3 DDR SDRAM和QDR SRAM简介
      • 10.3.1 DDR SDRAM
      • 10.3.2 QDR SRAM
    • 10.4 ROM的电路结构与应用
      • 10.4.1 ROM的结构与读、写方式
      • 10.4.2 PROM及其发展
    • 10.5 存储器容量扩展
      • 10.5.1 位扩展(字长扩展)
      • 10.5.2 字扩展
      • 10.5.3 字位扩展
    • 本章小结
    • 习题
  • 第11章 可编程逻辑器件
    • 11.1 可编程逻辑器件的基本结构和电路表示方法
      • 11.1.1 PLD的基本结构
      • 11.1.2 PLD电路的表示方法
    • 11.2 可编程逻辑阵列PLA
    • 11.3 可编程阵列逻辑PAL
      • 11.3.1 基本的PAL电路——PAL16L8
      • 11.3.2 带触发器输出的PAL电路——PAL16R8
    • 11.4 通用阵列逻辑GAL
      • 11.4.1 GAL器件的基本结构
      • 11.4.2 输出逻辑宏单元OLMC
      • 11.4.3 GAL器件的结构控制字
    • 11.5 复杂可编程逻辑器件CPLD
      • 11.5.1 MAX7000器件的功能块
      • 11.5.2 MAX7000器件的宏单元
      • 11.5.3 MAX7000器件的乘积项分配器
      • 11.5.4 MAX7000器件的可编程内部连接矩阵
      • 11.5.5 MAX7000器件的输入/输出块
      • 11.5.6 MAX7000系列器件编程简介
    • 11.6 现场可编程门阵列FPGA
      • 11.6.1 FPGA的基本结构
      • 11.6.2 可编程逻辑块(CLB)结构
      • 11.6.3 Stratix Ⅱ系列FPGA的LAB
      • 11.6.4 Stratix Ⅱ系列FPGA的互连资源
      • 11.6.5 Stratix Ⅱ系列FPGA的输入/输出模块
      • 11.6.6 Stratix Ⅱ系列FPGA的DSP模块
      • 11.6.7 Stratix Ⅱ系列FPGA编程简介
    • 本章小结
    • 习题
  • 第12章 数模与模数转换
    • 12.1 数模转换的基本原理
    • 12.2 常用的数模转换方案
      • 12.2.1 开关树译码方案
      • 12.2.2 权电阻网络译码方案
      • 12.2.3 权电流译码方案
      • 12.2.4 权电容译码方案
    • 12.3 数模转换的主要技术指标
      • 12.3.1 分辨率
      • 12.3.2 转换精确度
      • 12.3.3 转换速度
    • 12.4 集成DAC的工作原理及应用
      • 12.4.1 双缓冲8位DAC:DAC0832
      • 12.4.2 DAC0832与数据总线接口方式
      • 12.4.3 双极性数模转换方案
    • 12.5 模数转换的基本原理
      • 12.5.1 采样定理
      • 12.5.2 模数转换过程
      • 12.5.3 量化误差
    • 12.6 几种常见的模数转换方案
      • 12.6.1 并行比较型ADC
      • 12.6.2 分级并行比较型ADC
      • 12.6.3 逐次逼近型ADC
      • 12.6.4 双积分型ADC
    • 12.7 模数转换的技术指标
      • 12.7.1 分辨率
      • 12.7.2 转换精度
      • 12.7.3 转换速度
    • 12.8 集成ADC及其应用
      • 12.8.1 逐次比较型8位ADC:ADC0804
      • 12.8.2 集成ADC: ADC0804的应用
    • 本章小结
    • 习题
  • 第13章 数字系统设计
    • 13.1 数字系统的基本概念
    • 13.2 算法状态机
    • 13.3 逐次逼近型转换器数字系统设计
      • 13.3.1 系统功能分析
      • 13.3.2 控制器的设计
    • 13.4 交通信号灯控制指挥系统设计
      • 13.4.1 系统功能分析
      • 13.4.2 系统逻辑划分
      • 13.4.3 控制器的设计
      • 13.4.4 处理器的设计
    • 本章小结
    • 习题
  • 第14章 硬件描述语言与设计
    • 14.1 硬件描述语言Verilog HDL简介
      • 14.1.1 Verilog HDL简介
      • 14.1.2 程序结构
    • 14.2 Verilog HDL 基本语法
      • 14.2.1 基本程序结构
      • 14.2.2 语法
      • 14.2.3 模块的主要描述方式
    • 14.3 Verilog HDL描述逻辑电路实例
      • 14.3.1 组合逻辑电路的Verilog HDL语言描述
      • 14.3.2 时序逻辑电路模块的Verilog HDL语言描述
    • 本章小结
    • 习题
  • 第15章 基于HDL的系统设计
    • 15.1 基于HDL的设计方法
    • 15.2 Quartus Ⅱ软件的介绍
    • 15.3 Verilog HDL的综合与仿真
      • 15.3.1 Verilog HDL的综合过程
      • 15.3.2 Verilog HDL的仿真
    • 15.4 设计实例
    • 15.5 数字控制器的Verilog HDL实现
    • 本章小结
    • 习题
  • 参考文献
微视频2-1 数制之间的转换
文档mp4
微视频2-2 计算机中数的表示方法
文档mp4
微视频2-3 计算机中的码
文档mp4
微视频3-1 逻辑代数的基本规则
文档mp4
详见纸质图书
微视频3-2 逻辑函数及其描述方法
文档mp4
详见纸质图书
微视频3-3 逻辑函数卡诺图法化简
文档mp4
详见纸质图书
微视频5-1 组合逻辑电路的分析方法
文档mp4
详见纸质图书
微视频5-2 组合逻辑电路的最小化设计
文档mp4
详见纸质图书
微视频5-3 组合逻辑电路的竞争和险象
文档mp4
详见纸质图书
微视频6-1 译码器
文档mp4
详见纸质图书
微视频6-2 数据选择器
文档mp4
详见纸质图书
微视频6-3 奇偶校验位产生与校验电路
文档mp4
详见纸质图书
微视频6-4 算术运算电路
文档mp4
详见纸质图书
微视频6-5 1位算术逻辑单元
文档mp4
详见纸质图书
微视频7-1 锁存器的原理
文档mp4
详见纸质图书
微视频7-2 锁存器的描述方法
文档mp4
详见纸质图书
微视频7-3 集成触发器
文档mp4
详见纸质图书
微视频7-4 触发器类型之间的相互转换
文档mp4
详见纸质图书
微视频8-1 时序逻辑电路的描述方法
文档mp4
详见纸质图书
微视频8-2 同步时序逻辑电路的分析方法
文档mp4
详见纸质图书

相关图书