顶部
收藏

计算机组成与结构

“十一五”国家规划教材

作者:
张晨曦 刘依 张硕 李江峰
定价:
28.00元
ISBN:
978-7-04-027888-0
版面字数:
490.000千字
开本:
16开
全书页数:
340页
装帧形式:
平装
重点项目:
“十一五”国家规划教材
出版时间:
2009-11-16
读者对象:
高等教育
一级分类:
计算机/教育技术类
二级分类:
计算机类专业核心课程
三级分类:
计算机组织与体系结构

本书系统、深入地论述了计算机组成原理与系统结构。全书共有12章,分为两大部分。前9章是第一部分,后3章为第二部分。第一部分属计算机组成方面的内容,包括计算机系统概论、计算机中数的表示方法、指令系统、中央处理器、微程序控制器、运算方法与运算器、存储器、总线、输入/输出系统。第二部分属系统结构方面的内容,包括流水线技术、存储层次、多处理机。

本书内容全面,层次性好,语言简练,通俗易懂。可作为高等院校的计算机、自动化以及电子工程等相关专业本科生的教学用书,也可供相关科技人员参考。

  • 第1章 计算机系统概论
    • 1.1 引言
    • 1.2 计算机系统的硬件组成
    • 1.3 计算机的软件系统
      • 1.3.1 系统软件
      • 1.3.2 应用软件
    • 1.4 计算机系统的多级层次结构
    • 1.5 计算机系统结构、组成和实现
    • 1.6 计算机的性能指标
      • 1.6.1 基本性能指标
      • 1.6.2 Amdahl定律
    • 1.7 计算机的发展简史
    • 1.8 计算机的分类与应用
      • 1.8.1 计算机的分类
      • 1.8.2 计算机的应用
    • 习题1
  • 第2章 计算机中数的表示方法
    • 2.1 带符号数的表示方法
      • 2.1.1 原码表示法
      • 2.1.2 补码表示法
      • 2.1.3 反码表示法
      • 2.1.4 移码表示法
    • 2.2 数的定点表示与浮点表示
      • 2.2.1 数的定点表示
      • 2.2.2 数的浮点表示
    • 2.3 十进制数串的表示
    • 2.4 数据校验码
      • 2.4.1 奇偶校验码
      • 2.4.2 汉明检验码
      • 2.4.3 循环冗余校验码
    • 习题2
  • 第3章 指令系统
    • 3.1 指令格式
      • 3.1.1 指令的地址码
      • 3.1.2 指令的操作码
      • 3.1.3 指令长度
    • 3.2 数据类型
    • 3.3 寻址方式
    • 3.4 指令类型与功能
    • 3.5 指令系统的设计
      • 3.5.1 对指令系统的基本要求
      • 3.5.2 指令格式的设计
    • 3.6 指令系统的发展和改进
      • 3.6.1 沿CISC方向发展和改进指令系统
      • 3.6.2 沿RISC方向发展和改进指令系统
    • 3.7 指令系统实例1:MIPS的指令系统
    • 3.8 指令系统实例2:UltraSPARC的指令系统
      • 3.8.1 UltraSPARC的寄存器
      • 3.8.2 UltraSPARC的数据表示
      • 3.8.3 UltraSPARC的数据寻址方式
      • 3.8.4 UltraSPARC的指令格式
      • 3.8.5 UltraSPARC的部分指令介绍
    • 习题3
  • 第4章 中央处理器
    • 4.1 CPU的功能和组成
      • 4.1.1 CPU的功能
      • 4.1.2 CPU的基本组成
    • 4.1.3 指令执行的基本步骤
    • 4.2 关于模型机
    • 4.3 逻辑设计的约定和定时方法
      • 4.3.1 逻辑设计的约定
      • 4.3.2 定时方法
    • 4.4 实现MIPS的一个基本方案
      • 4.4.1 构建基本的数据通路
      • 4.4.2 ALU控制器
      • 4.4.3 单周期数据通路的控制器
    • 4.5 多周期实现方案
      • 4.5.1 为什么要采用多周期
      • 4.5.2 指令分步执行过程(按周期分步)
    • 4.6 控制器的设计
      • 4.6.1 控制器的组成
      • 4.6.2 控制方式与时序系统
      • 4.6.3 模型机控制器的设计
    • 习题4
  • 第5章 微程序控制器
    • 5.1 微程序控制的基本原理
    • 5.2 微程序控制器的组成与工作过程
    • 5.3 微程序设计技术
      • 5.3.1 微指令的编码方法
      • 5.3.2 微指令格式
      • 5.3.3 微程序的顺序控制
      • 5.3.4 微指令的执行方式
    • 5.4 模型机的微程序控制器
      • 5.4.1 模型机的微指令格式
      • 5.4.2 构造微程序
    • 习题5
  • 第6章 运算方法与运算器
    • 6.1 逻辑运算与移位运算
      • 6.1.1 逻辑运算
      • 6.1.2 移位运算
    • 6.2 定点数的加减法运算
      • 6.2.1 补码加减法运算规则
      • 6.2.2 补码加减法运算的硬件实现
      • 6.2.3 溢出的判断
    • 6.3 定点数的乘除法运算
      • 6.3.1 原码乘法运算
      • 6.3.2 补码一位乘法
      • 6.3.3 阵列乘法器
      • 6.3.4 原码一位除法
      • 6.3.5 阵列除法器
    • 6.4 定点运算器的构成
      • 6.4.1 算术逻辑部件
      • 6.4.2 寄存器组
      • 6.4.3 运算器的基本结构
    • 6.5 浮点运算
      • 6.5.1 浮点加减运算
      • 6.5.2 浮点乘除法运算
    • 习题6
  • 第7章 存储器
    • 7.1 存储器概述
      • 7.1.1 存储器的分类
      • 7.1.2 主存储器的组成
      • 7.1.3 主存储器的主要技术指标
    • 7.2 随机存储器
      • 7.2.1 静态随机存储器
      • 7.2.2 动态随机存储器
      • 7.2.3 RAM芯片
      • 7.2.4 动态RAM的刷新
    • 7.3 只读存储器和闪速存储器
      • 7.3.1 只读存储器
      • 7.3.2 闪速存储器
    • 7.4 存储器的组成
      • 7.4.1 存储器组成
      • 7.4.2 信息在存储器中的存放方式
    • 7.5 并行主存系统
      • 7.5.1 单体多字存储器
      • 7.5.2 多体交叉存储器
      • 7.5.3 避免存储体冲突
    • 7.6 辅助存储器
      • 7.6.1 磁表面存储器
      • 7.6.2 磁盘存储器
      • 7.6.3 光盘存储器
    • 7.7 廉价磁盘冗余阵列
      • 7.7.1 RAID0
      • 7.7.2 RAID1
      • 7.7.3 RAID2
      • 7.7.4 RAID3
      • 7.7.5 RAID4
      • 7.7.6 RAID5
      • 7.7.7 RAID6
      • 7.7.8 RAID10与RAID01
      • 7.7.9 RAID的实现与发展
    • 习题7
  • 第8章 总线系统
    • 8.1 总线的概念
      • 8.1.1 总线的基本概念
      • 8.1.2 总线的分类
      • 8.1.3 总线的连接方式
    • 8.2 总线系统的工作原理
      • 8.2.1 主设备/从设备
      • 8.2.2 总线控制器
      • 8.2.3 总线的工作过程
      • 8.2.4 总线接口
    • 8.3 总线的仲裁、定时和数据传送
      • 8.3.1 总线的仲裁
      • 8.3.2 总线的定时
      • 8.3.3 总线的数据传送方式
    • 8.4 总线实例
      • 8.4.1 总线的标准化
      • 8.4.2 PCI总线
      • 8.4.3 ISA总线
      • 8.4.4 EISA总线
      • 8.4.5 VESA总线(VL总线)
      • 8.4.6 SCSI总线
      • 8.4.7 USB总线
      • 8.4.8 IEEE1394总线
      • 8.4.9 EIA-RS-232-D总线
    • 习题8
  • 第9章 输入/输出系统
    • 9.1 I/O系统概述
      • 9.1.1 主机与外设之间的连接方式
      • 9.1.2 I/O设备的编址方式
      • 9.1.3 数据传送控制方式
    • 9.2 I/O接口
    • 9.3 程序查询方式
    • 9.4 中断系统
      • 9.4.1 中断的基本概念
      • 9.4.2 中断请求信号的建立、屏蔽与传送
      • 9.4.3 中断源的识别与判优
      • 9.4.4 中断响应与中断处理
      • 9.4.5 多重中断与中断屏蔽
    • 9.5 程序中断I/O控制方式
    • 9.6 直接存储器访问DMA方式
      • 9.6.1 DMA的基本概念
      • 9.6.2 DMA的传送方式
      • 9.6.3 DMA控制器的组成
      • 9.6.4 DMA的数据传送过程
    • 9.7 通道方式
      • 9.7.1 通道的作用和功能
      • 9.7.2 通道的工作过程
      • 9.7.3 通道的种类
      • 9.7.4 通道中的数据传送过程与流量分析
    • 习题9
  • 第10章 流水线技术
    • 10.1 流水线的基本概念
      • 10.1.1 什么是流水线
      • 10.1.2 流水线的分类
    • 10.2 流水线的性能指标
      • 10.2.1 流水线的吞吐率
      • 10.2.2 流水线的加速比
      • 10.2.3 流水线的效率
      • 10.2.4 流水线性能分析举例
      • 10.2.5 流水线设计中的若干问题
    • 10.3流水线的相关与冲突
      • 10.3.1 一条经典的5段流水线
      • 10.3.2 相关与流水线冲突
    • 10.4 流水线的实现
    • 习题10
  • 第11章 存储层次
    • 11.1 存储系统的层次结构
      • 11.1.1 存储系统的层次结构
      • 11.1.2 存储系统的性能参数
      • 11.1.3 三级存储系统
      • 11.1.4 存储层次的四个问题
    • 11.2 Cache基本知识
      • 11.2.1 基本结构和原理
      • 11.2.2 映像规则
      • 11.2.3 查找方法
      • 11.2.4 Cache的工作过程
      • 11.2.5 替换算法
      • 11.2.6 写策略
      • 11.2.7 Cache性能分析
      • 11.2.8 改进Cache性能
    • 11.3 降低Cache不命中率
      • 11.3.1 编译器控制的预取
      • 11.3.2 编译优化
      • 11.3.3 “牺牲”Cache
    • 11.4 减少Cache不命中开销
      • 11.4.1 采用两级Cache
      • 11.4.2 让读不命中优先于写
      • 11.4.3 写缓冲合并
      • 11.4.4 请求字处理技术
      • 11.4.5 非阻塞Cache技术
    • 11.5 减少命中时间
      • 11.5.1 容量小、结构简单的Cache
      • 11.5.2 虚拟Cache
      • 11.5.3 Cache访问流水化
      • 11.5.4 踪迹Cache
    • 习题11
  • 第12章 多处理机
    • 12.1 引言
      • 12.1.1 并行计算机系统结构的分类
      • 12.1.2 存储器系统结构和通信机制
      • 12.1.3 并行处理面临的挑战
    • 12.2 对称式共享存储器系统结构
      • 12.2.1 多处理机Cache一致性
      • 12.2.2 实现一致性的基本方案
      • 12.2.3 监听协议的基本实现技术
    • 12.3 分布式共享存储器系统结构
      • 12.3.1 目录协议的基本思想
      • 12.3.2 目录协议的实现
    • 12.4 同步
    • 12.5 同时多线程
      • 12.5.1 将线程级并行转换为指令级并行
      • 12.5.2 同时多线程处理器的设计
      • 12.5.3 同时多线程的性能
    • 12.6 多处理机实例:T1
      • 12.6.1 T1的结构
      • 12.6.2 T1的性能
      • 12.6.3 多核处理器的性能对比
    • 12.7 MPP和机群
      • 12.7.1 并行计算机系统结构
      • 12.7.2 大规模并行处理机
      • 12.7.3 机群系统
    • 习题12
  • 参考文献

相关图书